Number of the records: 1  

Virtual verification panel as a tool in logic circuits design education

  1. Title statementVirtual verification panel as a tool in logic circuits design education
    Main entry-name Pištek, Peter, 1985- (Author) - FIIT Ústav počítačových systémov a sietí
    Another responsib. Palaj, Tomáš, 1987- (Author) - FIIT Ústav počítačových systémov a sietí
    Marcinčín, Roman, 1986- (Author) - FIIT Ústav počítačových systémov a sietí
    Štrba, Juraj, 1987- (Author) - FIIT Ústav počítačových systémov a sietí
    Translated titleVirtuálny vereifikačný panel ako nástroj vo výučbe logických sysémov
    In WCIT-2011 : 2nd World Conference on Information Technology, 22-27 November, 2011 Antalya/Turkey, Abstract Book. -- [s.l.] : Academic World Education & Research Center, 2011. -- s.115
    Subj. Headings virtuálny panel
    logický obvod
    verifikácia
    on-line testovanie
    LanguageEnglish
    Document kindRZB - článok zo zborníka
    CategoryAFG - Abstractions of scientific titles in year-books from international conferences
    Category (from 2022)V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka
    Year2011
    article

    article

Number of the records: 1  

  This site uses cookies to make them easier to browse. Learn more about how we use cookies.