Number of the records: 1
Histogram memory reduction in FPGA gradient edge detectors
SYS 0096765 LBL 00000naa--22^^^^^-a-4500 003 SK-STU 005 20230131154139.0 007 ta 008 220809s^^^^-----------e------000-0-----d 024 7-
$2 SCOPUS $a 2-s2.0-85133962720 024 7-
$2 WOS $a 000855969800075 024 7-
$2 IEEE $a 9797154 024 7-
$2 DOI $a 10.1109/MECO55406.2022.9797154 035 $a biblio/509312 $2 CREPC2 040 $a STU $b slo 041 0-
$a eng 100 1-
$7 stu_us_auth*stu20391 $a Hagara, Miroslav, $d 1961- $u 033000 $4 aut $r Z1 $9 75 $U FEI Fakulta elektrotechniky a informatiky $T FEI Ústav elektroniky a fotoniky $X 1914 $U E030 $Y 549 242 01
$a Redukcia pamäte histogramu v detektoroch gradientových hrán FPGA $y slo 245 10
$a Histogram memory reduction in FPGA gradient edge detectors / $c aut. Miroslav Hagara, Oldřich Ondráček, Viera Stopjaková, Radovan Stojanović 650 04
$7 stu_us_auth*0013143 $a edge detection 650 04
$7 stu_us_auth*stus14044 $a histogram 650 04
$7 stu_us_auth*0008714 $a thresholding 650 04
$7 stu_us_auth*stus423 $a FPGA 700 1-
$7 stu_us_auth*stu1483 $a Ondráček, Oldřich, $d 1950- $u 033000 $r Z1 $4 aut $9 10 $U FEI Fakulta elektrotechniky a informatiky $T FEI Ústav elektroniky a fotoniky $X 2082 $U E030 $Y 549 700 1-
$7 stu_us_auth*stu9819 $a Stopjaková, Viera, $d 1968- $u 033000 $r Z1 $4 aut $9 10 $U FEI Fakulta elektrotechniky a informatiky $T FEI Ústav elektroniky a fotoniky $X 1939 $U E030 $Y 549 700 1-
$7 stu_us_auth*stu143041 $a Stojanović, Radovan $4 aut $9 5 773 0-
$w stu_us_cat*0096252 $t MECO 2022 $x 2637-9511 $z 978-1-6654-6828-2 $7 m2am $a Mediterranean Conference on Embedded Computing (MECO 2022) $d Piscataway : IEEE, 2022 $g S. 375-378 856 4-
$u https://ieeexplore.ieee.org/document/9797154
Number of the records: 1