Number of the records: 1
Hierarchical defect-oriented fault simulation for digital circuits
SYS stu282247 LBL 00000naa--22000003a-4500 005 20221027144625.6 008 140118s----------------------------eng-d 040 $a STU $b slo 041 0-
$a eng 100 1-
$a Blyzniuk, M. $4 aut $7 stu_us_auth*stu133310 242 00
$a Hierarchicky defektne orientovaná poruchová simulácia pre digitálne obvody $y slo 245 1-
$a Hierarchical defect-oriented fault simulation for digital circuits 650 -7
$a digitálny obvod $2 stusub $7 stu_us_auth*stus43034 650 -7
$a defekty $2 stusub $7 stu_us_auth*stus5941 650 -7
$a porucha $2 stusub $7 stu_us_auth*stus20389 650 -7
$a generovanie testov $2 stusub $7 stu_us_auth*stus20608 700 1-
$a Cibáková, T. $4 aut $7 stu_us_auth*stu133307 700 1-
$a Gramatová, Elena, $d 1948- $4 aut $u I100 $7 stu_us_auth*stu9410 $U FIIT Fakulta informatiky a informačných technológií $T FIIT Ústav počítačových systémov a sietí $X 4228 $U I100 $Y 178 700 1-
$a Kuzmicz, W. $4 aut $7 stu_us_auth*stu71685 700 1-
$a Lobur, M. $4 aut $7 stu_us_auth*stu133311 700 1-
$a Pleskacz, W.A. $4 aut $7 stu_us_auth*stu60418 700 1-
$a Raik, J. $4 aut $7 stu_us_auth*stu133309 700 1-
$a Ubar, Raimund $4 aut $7 stu_us_auth*stu59648 773 0-
$7 nnam $d Los Alamitos : IEEE Computer Society, 2000 $t IEEE European Test Workshop 2000 : proceedings. 23-26 May 2000, Cascais, Portugal $w stu_us_cat*stu282246 $g s.69-74 $z 0-7695-0701-8
Number of the records: 1