Number of the records: 1
Logical circuits design education based on virtual verification panel
Title statement Logical circuits design education based on virtual verification panel Main entry-name Pištek, Peter, 1985- (Author) - FIIT Ústav počítačového inžinierstva a aplikovanej informatiky Another responsib. Marcinčín, Roman, 1986- (Author) - FIIT Ústav počítačového inžinierstva a aplikovanej informatiky Palaj, Tomáš, 1987- (Author) - FIIT Ústav počítačového inžinierstva a aplikovanej informatiky Štrba, Juraj, 1987- (Author) - FIIT Ústav počítačového inžinierstva a aplikovanej informatiky Translated title Výučba návrhu logických obvodov založená na virtuálnom verifikačnom paneli In Lecture Notes in Electrical Engineering : proceedings of the International joint conferences on computer, information, and systems Sciences, and engineering (CISSE 2010), December 03-06, 2010, Bridgeport, USA. -- s.903-914 Subj. Headings verifikačný panel návrh logické obvody výučba Language English Document kind RZB - článok zo zborníka Category AFC - Reports at international scientific conferences Category (from 2022) V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka Year 2013 References (1) - článok Citations [1] 2011: JELEMENSKÁ, Katarína - SIEBERT, Miroslav - MACKO, Dominik - ČIČÁK, Pavel. Logic circuit design verification support tool - FitBoard. Oxford : Elsevier, 2011In Procedia - Social and Behavioral Sciences : World Conference on Educational Technology Researches, Near East Universit, Cyprus Educational Sciences Association, 05-09 July, 2011 Nicosia / Kyrenia, North Cyprus, s.305-310. V databáze: WOS: 000299618300056. Projekt: 1/0649/09 113. 
article
Number of the records: 1