- Hierarchical defect-oriented fault simulation for digital circuits
Number of the records: 1  

Hierarchical defect-oriented fault simulation for digital circuits

  1. Title statementHierarchical defect-oriented fault simulation for digital circuits
    Main entry-name Blyzniuk, M. (Author)
    Another responsib. Cibáková, T. (Author)
    Gramatová, Elena, 1948- (Author) - FIIT Ústav počítačových systémov a sietí
    Kuzmicz, W. (Author)
    Lobur, M. (Author)
    Pleskacz, W.A. (Author)
    Raik, J. (Author)
    Ubar, Raimund (Author)
    Translated titleHierarchicky defektne orientovaná poruchová simulácia pre digitálne obvody
    In IEEE European Test Workshop 2000 : proceedings. 23-26 May 2000, Cascais, Portugal. -- Los Alamitos : IEEE Computer Society, 2000. -- ISBN 0-7695-0701-8. -- s.69-74
    Subj. Headings digitálny obvod
    defekty
    porucha
    generovanie testov
    LanguageEnglish
    Document kindRZB - článok zo zborníka
    CategoryAFC - Reports at international scientific conferences
    Category (from 2022)V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka
    article

    article

Number of the records: 1  

  This site uses cookies to make them easier to browse. Learn more about how we use cookies.