Počet záznamov: 1
Virtual verification panel as a tool in logic circuits design education
Údaje o názve Virtual verification panel as a tool in logic circuits design education Záhlavie-meno Pištek, Peter, 1985- (Autor) - FIIT Ústav počítačových systémov a sietí Ďal.zodpovednosť Palaj, Tomáš, 1987- (Autor) - FIIT Ústav počítačových systémov a sietí Marcinčín, Roman, 1986- (Autor) - FIIT Ústav počítačových systémov a sietí Štrba, Juraj, 1987- (Autor) - FIIT Ústav počítačových systémov a sietí Prekl.náz Virtuálny vereifikačný panel ako nástroj vo výučbe logických sysémov In WCIT-2011 : 2nd World Conference on Information Technology, 22-27 November, 2011 Antalya/Turkey, Abstract Book. -- [s.l.] : Academic World Education & Research Center, 2011. -- s.115 Predmet.heslá virtuálny panel logický obvod verifikácia on-line testovanie Jazyk dok. angličtina Druh dok. RZB - článok zo zborníka Kategória AFG - Abstrakty príspevkov zo zahraničných konferencií Kategória od 2022 V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka Rok 2011 
článok
Počet záznamov: 1