Počet záznamov: 1
Virtual verification panel as a tool in logic circuits design
Údaje o názve Virtual verification panel as a tool in logic circuits design Záhlavie-meno Pištek, Peter, 1985- (Autor) - FIIT Ústav počítačových systémov a sietí Ďal.zodpovednosť Palaj, Tomáš, 1987- (Autor) - FIIT Ústav počítačových systémov a sietí Marcinčín, Roman, 1986- (Autor) - FIIT Ústav počítačových systémov a sietí Štrba, Juraj, 1987- (Autor) - FIIT Ústav počítačových systémov a sietí In AWERProcedia. Information Technology and Computer Science. Vol. 1 : 2nd World Conference on Information Technology I (WCIT 2011), 23-27 November 2011, Antalya-Turkey. -- Istanbul : Academic World Education & Research Center, 2013. -- ISBN 2147-5105. -- s.296-301 Predmet.heslá virtuálny panel verifikácia on-line testovanie Jazyk dok. angličtina Druh dok. RZB - článok zo zborníka Kategória AFC - Publikované príspevky na zahraničných vedeckých konferenciách Kategória od 2022 V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka Rok 2013 Odkazy (1) - článok 
článok
Počet záznamov: 1