Počet záznamov: 1
Hierarchical test generation for combinational circuits with real defects coverage
SYS stu282245 LBL 00000naa--22000003a-4500 005 20220321183019.0 008 140118s2002------------------------eng-d 024 $a 000177022900020 $2 WOS 024 $a 2-s2.0-0036642462 $2 SCOPUS 040 $a STU $b slo 041 0-
$a eng 100 1-
$a Cibáková, T. $4 aut $7 stu_us_auth*stu133307 242 00
$a Hierarchické generovanie testov pre kombinančné obvody s pokrytím reálnych defektov $y slo 245 1-
$a Hierarchical test generation for combinational circuits with real defects coverage 650 -7
$a defekty $2 stusub $7 stu_us_auth*stus5941 650 -7
$a digitálny obvod $2 stusub $7 stu_us_auth*stus43034 650 -7
$a generovanie testov $2 stusub $7 stu_us_auth*stus20608 700 1-
$a Fischerová, M. $4 aut $7 stu_us_auth*stu133308 700 1-
$a Gramatová, Elena, $d 1948- $4 aut $u 070400 $7 stu_us_auth*stu9410 $U FIIT Fakulta informatiky a informačných technológií $T FIIT Ústav počítačového inžinierstva a aplikovanej informatiky $X 4228 $U I400 $Y 672 700 1-
$a Kuzmicz, W. $4 aut $7 stu_us_auth*stu71685 700 1-
$a Pleskacz, W.A. $4 aut $7 stu_us_auth*stu60418 700 1-
$a Raik, J. $4 aut $7 stu_us_auth*stu133309 700 1-
$a Ubar, Raimund $4 aut $7 stu_us_auth*stu59648 773 0-
$7 nnas $t Microelectronics Reliability $w stu_us_cat*stu276353 $g Vol. 42, Iss. 7 (2002), s.1141-1149
Počet záznamov: 1