Single clock square root algorithm based on binomial series and its FPGA implementation / aut. Tomáš Bagala, Adam Fibich, Miroslav Hagara, Peter Kubinec, Oldřich Ondráček, Vladimír Štofanik, Radovan Stojanović
Bagala Tomáš ; 033000  Fibich Adam ; 033000 Hagara Miroslav ; 033000 Kubinec Peter ; 033000 Ondráček Oldřich ; 033000 Štofanik Vladimír ; 033000 Stojanović Radovan
MECO 2018 : . S. 141-144
DSP FPGA single clock square root binomial series non iterative method
https://ieeexplore.ieee.org/document/8406022/
článok zo zborníka
AFC - Publikované príspevky na zahraničných vedeckých konferenciách
V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka