Methods of increasing the analog ICs robustness in CMOS process / aut. David Maljar, Viera Stopjaková
Maljar David ; 033000  Stopjaková Viera ; 033000
ELITECH´22 : . [6] s.
low-voltage design process variations gm/ID methodology bulk-driven technique layout analog ICs calibration CMOS
článok zo zborníka
AFD - Publikované príspevky na domácich vedeckých konferenciách
V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka