Výsledky vyhľadávania
- Virtual verification panel as a tool in logic circuits design
Pištek Peter ; I100 Palaj Tomáš ; I100 Marcinčín Roman ; I100 Štrba Juraj ; I100
AWERProcedia. Information Technology and Computer Science. Vol. 1 : . s.296-301
virtuálny panel verifikácia on-line testovanie
článok zo zborníka
AFC - Publikované príspevky na zahraničných vedeckých konferenciách
V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka
(1) - článok
článok
- Virtual verification panel as a tool in logic circuits design education
Pištek Peter ; I100 Palaj Tomáš ; I100 Marcinčín Roman ; I100 Štrba Juraj ; I100
WCIT-2011 : . s.115
virtuálny panel logický obvod verifikácia on-line testovanie
článok zo zborníka
AFG - Abstrakty príspevkov zo zahraničných konferencií
V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníkačlánok