Výsledky vyhľadávania

Nájdených záznamov: 10  
Váš dotaz: Autor-kód záznamu + druh.dok = "^stu_us_auth stu60418 xcla^"
  1. Built-In Current Monitor for IDDQ Testing in CMOS 90 nm Technology
    Beresiňski M.J.  Borejko T. Pleskacz W.A. Stopjaková Viera ; E030
    2008 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems . s.259-262
    článok zo zborníka
    AFC - Publikované príspevky na zahraničných vedeckých konferenciách
    V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka
    článok

    článok

  2. DefSim: A remote Laboratory for Studying Physical Defects in CMOS Digital Circuits
    Pleskacz W.A.  Stopjaková Viera ; E030 Borejko T. Jutman A.
    IEEE Transactions on Industrial Electronics . Vol. 55, No. 6 (2008), s.2405-2415
    článok z periodika
    ADC - Vedecké práce v zahraničných karentovaných časopisoch
    V3 - Vedecký výstup publikačnej činnosti z časopisu
    článok

    článok

  3. CMOS Defects Analysis Using DefSim Measurement Environment
    Pleskacz W.A.  Borejko T. Walkanis A. Stopjaková Viera ; E030 Jutman A. Ubar Raimund
    ETS '06 : . s.241-246
    článok z periodika
    AFC - Publikované príspevky na zahraničných vedeckých konferenciách
    V3 - Vedecký výstup publikačnej činnosti z časopisu
    článok

    článok

  4. DefSim: CMOS Defects on Chip for Research and Education
    Pleskacz W.A.  Borejko T. Walkanis A. Stopjaková Viera ; E030 Jutman A. Ubar Raimund
    7th IEEE Latin American Test Workshop : . s.74-79
    článok zo zborníka
    AFC - Publikované príspevky na zahraničných vedeckých konferenciách
    V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka
    článok

    článok

  5. DefSim-Based Exercises for Studying in CMOS Gates
    Jutman A.  Pleskacz W.A. Ubar Raimund
    EWME 2006. Proceedings. 6th European Workshop on Microelectronics Education : . s.23-26
    článok zo zborníka
    (2) - článok
    článok

    článok

  6. DefSim: Measurement environment for CMOS defects
    Borejko T.  Jutman A. Pleskacz W.A. Ubar Raimund
    International Conference on Microelectronics. IMC 2006 : . s.679-682
    článok zo zborníka
    článok

    článok

  7. DefSim - the Educational Integrated Circuit for Defect Simulation
    Pleskacz W.A.  Borejko T. Gugala T. Pizon P. Stopjaková Viera ; E030
    Microelectronic systems education : . s.121-122
    článok zo zborníka
    AFC - Publikované príspevky na zahraničných vedeckých konferenciách
    V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka
    článok

    článok

  8. Hierarchical test generation for combinational circuits with real defects coverage
    Cibáková T.  Fischerová M. Gramatová Elena ; 070400 Kuzmicz W. Pleskacz W.A. Raik J. Ubar Raimund
    Microelectronics Reliability . Vol. 42, Iss. 7 (2002), s.1141-1149
    defekty digitálny obvod generovanie testov
    článok z periodika
    ADC - Vedecké práce v zahraničných karentovaných časopisoch
    článok

    článok

  9. Hierarchical defect-oriented fault simulation for digital circuits
    Blyzniuk M.  Cibáková T. Gramatová Elena ; I100 Kuzmicz W. Lobur M. Pleskacz W.A. Raik J. Ubar Raimund
    IEEE European Test Workshop 2000 : . s.69-74
    digitálny obvod defekty porucha generovanie testov
    článok zo zborníka
    AFC - Publikované príspevky na zahraničných vedeckých konferenciách
    V2 - Vedecký výstup publikačnej činnosti ako časť editovanej knihy alebo zborníka
    článok

    článok

  10. Characterization of CMOS sequential standard cells for defect based voltage testing
    Wielgus A.  Pleskacz W.A.
    EWDTS'08 : . s.49-54
    článok zo zborníka
    (1) - článok
    článok

    článok



  Tieto stránky využívajú súbory cookies, ktoré uľahčujú ich prezeranie. Ďalšie informácie o tom ako používame cookies.